프로젝트 상태 기준: 2026-11-09 KST. BoardSI는 제한된 Native Qt/Rust Developer Preview입니다. 공개 합성 PADS V9.4 MILS 일부 객체를 표시·검증할 수 있지만, 범용 CAD Import·전역 전기적 연결성·실제 PCB의 RLGC/S-Parameter 분석이 완료된 제품은 아닙니다. 최신 상태는 아래 단일 체크리스트를 우선합니다.
← 프로젝트 README · 처음 실행하기 · 현재 구현 범위 · 개발 참여
문서 현황 검증(2026-11-08 KST): Markdown 191개 중 검증 원장 158개는 전체 색인에 있고, 나머지 안내·설계·운영 파일은 이 허브와 분야별 README에서 관리합니다. 최근 문서 정리 PR #512/#515 및 CI 최적화 PR #516/#517의 정식 근거는 단일 체크리스트에 별도로 기록했습니다. 문서 개수는 제품 개발 완료율이 아닙니다.
2026-11-11 E 준비: D 실행 번호는 D_056_09에서 종료합니다. E_001 시작 전, E_001–E_030의 소형 작업·종료 관문과 진행 불가/외부 의존성 분리 원장을 읽어주세요. A_001–A_036 전번호 증거 색인은 기존 단일 체크리스트에 복원했습니다. 이 문단의 E_001 시작 전 계획 기준은 역사적 스냅샷입니다. 이후 실행 결과와 실제 완료/미완 상태는 Stage E 단일 체크리스트 및 각 검증 보고서 색인을 우선합니다.
| 순서 | 문서 | 무엇을 확인하나 |
|---|---|---|
| 1 | 프로젝트 개요 | 무엇을 만들며 무엇을 아직 못 하는가 |
| 2 | 개발자 Quickstart | 공개 합성 파일로 Rust·Importer·Qt Preview 빌드/실행 |
| 3 | 단일 개발 체크리스트 (A–E) | 기능 단위 최초 체크일, 증거, 미검증 범위; 제품 진행률과 다름 |
| 4 | v1.0 개발 사양서 | 요구사항 기준선 U01–U48 / 인수시험 정의 T01–T54; 구현 결과 아님 |
| 5 | 아키텍처 | Rust, Canonical Model, PADS Importer, Qt/Worker IPC, 연구용 FEM의 경계 |
| 6 | 검증 허브 | 각 단계의 테스트/승인 증거와 실패·미완 상태 |
| 7 | Preview 배송·운영 정책 | 기능 우선순위, 프로토타입과 배포판의 구분 |
| 문서 성격 | 출발점 | 관리 원칙 |
|---|---|---|
| 제품 요구사항 (normative) | v1.0 명세 | 사용자 승인 기준선; 문서 정리만으로 요구조건 변경 금지 |
| 구현 상태 (living ledger) | 개발 체크리스트 | 유일한 정식 체크리스트. 날짜·원본·PR/커밋·실제 CI 근거 확인 |
| 실행 및 사용 | Quickstart, Qt 앱 안내, PADS Importer 안내 | 지원되는 입력/OS/명령만 설명 |
| 설계/계약 | 아키텍처 목차, 수치 계약, Canonical Model | 구현된 제한 API와 제안/미구현 분리 |
| 실행 증거·안전 판정 | 검증 목차 | PR 해당 SHA의 CI, 독립 Oracle, FAIL/NOT_VERIFIED 구별 |
| 개발 운영 | 프로젝트 관리, 공헌 가이드, 계획 JSON | PR 보호, 문서-only CI, 개인정보·CAD 보안 정책 |
| 날짜가 고정된 기록 | 2026-10-18 전체 감사, 개발 이력 | 작성 시점의 역사적 증거. 최신 상태로 오인하지 않도록 날짜 표시 |
| 디자인 | 브랜드 아이콘 B 결정 | 승인된 SVG는 임의 재생성·교체 금지 |
| 문서 품질 | 2026-11-07 문서 감사·수정 기록 | 검토 범위·교정된 오류·미실시 검증을 투명하게 기록 |
- 전체 검증 보고서 158개 색인 — Stage A/B/C/D, M0/M2/PH-08과 보안 증거를 구분해 원문으로 이동합니다.
- D_056 범용 PCB 입력 및 Via Span 정규화 계약 — 제한 PADS Source 기반 부분 비아·형상 구현과 추가된 메인 Qt Canonical 경로, 전체 Connectivity·타 CAD 인수의 미완료 경계를 설명합니다.
- D_056_01 구현 감사 및 공통 Source Evidence 계약 — 실제 코드 경로, 하드코딩 분류, 전기적 증거 수준과 D_056_02–12 인수 Gate를 연결합니다.
- D_056_02 Source 증거 기반 다층 Copper 후보 Graph — 각 층의 실제 Via Pad·Trace 후보와 Source SHA를 기록하며 Barrel 도금·전체 Open/Short는 미검증으로 유지합니다.
- D_056_03 Source-scope Electrical Graph Qualification — Open 후보·Net 충돌 경로·Connected Components·Cut-Set과 명시적 Barrel Process 증거를 검증합니다. PR #540으로 일부 원본 COPCLS/COPCIR Copper와 Cutout의 양성 접촉 후보를 추가하고, PR #542로 ViaPad–ViaPad·ViaPad–SMD·SMD–SMD 직접 접촉, PR #543으로 임의 각도 직선 Trace–Copper의 중간 경계 교차 탐색을 확장했고, PR #547로 비중심·홀수 폭 SMD Pad–COPPER와 Polygon–Polygon 경계 교차, 원본 PADS SOURCE 재입력 검증을 추가했습니다. 지원 PADS SOURCE 범위의 전기 설계 Graph 소프트웨어 관문 45개 독립 Oracle PASS로 한정 인수하며, 전체 Copper 접촉 포괄성·실물 제조 도통·SI는 미인수입니다.
- D_056_04 Canonical Padstack / Rust→Qt Versioned IPC — SOURCE SHA·실제 Layer별 Pad Role/Shape·정확한 Rational Geometry·Drill Span을 보존하는 독립 V1 전송을 PR #549에서 병합했습니다. 메인 Qt Viewer 연결은 별도 D_056_05에서 수행하며, IPC 자체의 인수 범위는 SOURCE V1 한정입니다.
- D_056_05 메인 Qt CPU/RHI 다층 Via Artwork — 코드 PR #551 병합으로 독립 Canonical IPC를 실제
ImportedArtworkPanel/PreviewImportPanel에 추가했습니다. Layer별 Pad/Drill/AntiPad 렌더링·선택·호버·Import Cancel/Reimport, Native 4플랫폼과 기존 Artwork V1~V14 호환성은 지원 SOURCE에 한정됩니다. 실제 제조 도통, 전체 PCB Open/Short, SI 및 별도mainPush CI/문서 인수 상태는 단일 체크리스트에서 확인합니다. - D_056_06 PADS RT/ST Thermal Spoke 및 Canonical V2·메인 Qt — 코드 PR #553에서 공식 SOURCE 문법을 기반으로 RT/ST Spoke 형상·Clearance/Drill 제외·국소 Trace/Area 접촉 후보, Canonical V2 IPC와 Qt 메인 CPU Artwork를 구현했습니다. GPU RHI는 형상 정확성을 증명하지 못하는 Thermal에 CPU Fallback을 적용하며, 중복 Spoke·비중심 접촉·캔버스 선택 리뷰 결함을 수정했습니다. 코드 HEAD 12/12 PR 워크플로 PASS, Rust/Qt 4플랫폼 PASS, 메인 병합 SHA와 별도 Push/문서 인수는 단일 체크리스트를 확인하십시오. 제조 Thermal 생성·Plane Fill·도금 도통·전역 Open/Short/SI는 NOT_VERIFIED입니다.
- Trace–Via–SMD Pad의 범용 구리 접촉 설계 계약 — 비중심 Via·Pad 모서리·원호와 드릴 구멍의 판정 수학, Net/Layer·Fail-Closed 경계를 설명합니다.
- 문서 작성 및 검증 표준 — 증거 SHA, 검증 상태 용어, 역사적 기록 보호 및 문서 전용 CI 규칙입니다.
| 영역 | 확인된 제한 기능 | 아직 제품 인수되지 않은 것 |
|---|---|---|
| PADS V9.4 MILS | 공개 합성 SOURCE의 일부 직선/원호, Via, SMD Pad, Copper·참조 도형 Import 및 2D Qt Artwork Preview | 모든 PADS 리비전/Padstack, ODB++, 실수출 데이터 전체 호환성 |
| Trace 연결 기하 | D_054/D_055: 임의 각도의 유한 선폭 Trace·원호 및 Via 환형 도체/부품 SMD Pad의 국소 겹침 후보 | 전체 PCB 전기적 Open/Short 판정, 모든 도형·도금·Thermal·Pour, 신규 후보의 Qt 전역 그래프 통합 |
| Canonical / Worker / Qt | Rust 타입/원본 근거, 독립 Worker·버전별 IPC, Native GUI 제한 검증 | 실제 End-to-End 포트·Solver·Touchstone 제품 흐름 |
| SI 수치 | 외부에서 주어진 scalar RLGC → uniform 2-port S의 수학 검증; 제한된 PEC/lossless FEM 합성 쿠폰 | 보드 기하→주파수 의존 RLGC 물리 추출, 30 GHz 제품 정확도 |
| PH-08 | 역사적 원본 Gate Q 재현 | FAIL 유지, 물리적 승인·Rust FEM 진행 승인 없음 |
| 배포 | 소스 빌드·개발자 Preview 실행 근거 | 라이선스 확인을 마친 최종 설치/상용 배포 |
각 행의 PASS는 그 시험에 명시된 범위의 PASS입니다. 전기적 정확성, 제품 완성률, 실제 보드 승인으로 확대 해석하면 안 됩니다. Stage A/B/C/D 체크 수와 제품 U/T 인수 개수는 서로 다른 척도입니다.
flowchart LR
A["PADS V9.4 공개 합성 SOURCE<br/>제한된 일부 객체"] --> B["boardsi-import<br/>제한 파서 · 로컬 구리 후보"]
B --> C["Canonical Board Model<br/>객체·원본 근거 · 부분 검증"]
B --> D["Qt Artwork Preview<br/>부분 보기/선택"]
C --> E["Versioned IPC · Rust Worker<br/>합성 시나리오"]
C -. "제품 통합 미완" .-> F["기하→실물 RLGC 추출"]
F -. "제품 통합 미완" .-> G["S-Parameter Sweep · 결과"]
H["독립 수학·합성 FEM 연구"] -. "실물 물리 검증과 별개" .-> F
실선은 지원되는 제한 경로의 구조 개념이고, 점선은 아직 제품으로 이어지지 않은 개발 경계입니다. 이 도식 자체는 모든 입력 형식의 완전한 E2E 작동을 보증하지 않습니다.
- Confirmed / 검증된 사실: 파일·커밋·PR-head SHA, Native 실행 로그, 독립 수치 기준이 명시된 한정 결과.
- Partial / 한정 구현: 지원 가능한 원본 객체·기능이 일부이며, 제외 입력을 지원한다고 가정하면 안 되는 상태.
- Proposed / 계획: 설계 또는 목표만 존재. 컴파일이나 CI 녹색으로 구현 완료 처리하지 않음.
- Blocked / Fail / Not Verified / Not Run: 각각 원인·검증 실패·증거 미확보·시험 미실시. 같은 의미가 아닙니다.
- 원본 PH-08 Gate Q FAIL과 M0 종료 BLOCKED는 합성 시험 PASS나 문서 수정으로 변경되지 않습니다.
실제 회사 PCB/Net/Stackup/Touchstone, 사내 경로와 인증정보는 공개 GitHub, Issues, PR, Actions, 생성형 서비스에 올리지 마세요. 샘플은 공개 재배포가 허용된 데이터 또는 합성 원본만 사용합니다. 보안 정책. 소스 저장소의 공개 여부는 재사용·상업 배포 라이선스 승인을 의미하지 않습니다.
오류를 발견했다면: 날짜가 고정된 검증 원장을 임의로 덮어쓰기보다, 새 근거·정정 대상·영향·상태를 명시한 문서 PR을 만드세요. 소스 코드 변경과 문서 수정은 검증 범위를 구분하며, 공헌 정책의 docs-only CI 규칙을 따릅니다.